Şirketimiz bünyesinde tamamen yerli ve özgün olarak geliştirilen TRUE-ONE FPGA geliştirme kartı kullanılarak VHDL ile 7 segment kronometre uygulaması gerçekleştirilmiştir.

Uygulama kapsamında öncelikle kronometre sisteminin FPGA üzerindeki mimari tasarımı ele alınmıştır. Kart üzerinde bulunan 100 MHz saat sinyalinden kronometrede kullanılacak 1 Hz saat sinyalinin elde edilmesi, saniye ve dakika bilgilerinin sayaçlar yardımıyla oluşturulması ve bu bilgilerin 7 segment göstergeler üzerinde görüntülenmesi adım adım açıklanmıştır.

Vivado tasarım ortamında oluşturulan VHDL projesi içerisinde sinyal tanımlamaları, clock bölme işlemi, sayaç yapıları, kontrol süreçleri ve 7 segment kod çözücü tasarımı uygulamalı olarak gösterilmiştir. Hazırlanan tasarımın sentez ve bitstream oluşturma aşamalarının ardından uygulama TRUE-ONE FPGA geliştirme kartına yüklenerek gerçek donanım üzerinde test edilmiştir.

Bu uygulama ile FPGA üzerinde eş zamanlı çalışan dijital yapıların anlaşılması, VHDL kullanılarak temel bir mimari tasarımın oluşturulması, clock bölme ve sayaç işlemlerinin gerçekleştirilmesi ve 7 segment göstergelerin kontrol edilmesi amaçlanmıştır.

Video, FPGA ve VHDL alanında çalışmaya başlayan kullanıcıların temel donanım tasarım süreçlerini uygulamalı olarak öğrenebilecekleri şekilde hazırlanmıştır.