Eğitimin Genel Tanımı

VHDL ile Hızlandırılmış Uygulamalı FPGA Eğitimi, FPGA tabanlı dijital sistem tasarımına giriş yapmak isteyen katılımcılar için hazırlanmış, canlı eğitmen eşliğinde yürütülebilecek uygulamalı bir eğitim programı olarak planlanmaktadır. Eğitim kapsamında VHDL dilinin temel yapısı, FPGA mimarisi, RTL tasarım yaklaşımı ve Vivado tasarım akışı adım adım ele alınacaktır.

Programın temel amacı, katılımcılara yalnızca VHDL sözdiziminin aktarılması değil; yazılan VHDL kodlarının FPGA üzerinde gerçek donanıma nasıl dönüştüğünün uygulamalı olarak gösterilmesidir. Bu kapsamda eğitim içeriği; teorik anlatımlar, örnek kod çalışmaları, Vivado uygulamaları ve TRUE-ONE FPGA geliştirme kartı üzerinde gerçekleştirilecek donanım testleri ile desteklenecektir.

Eğitim, katılımcı seviyesine göre hızlandırılmış şekilde planlanabilecektir. Eğitim formatı, eğitimi alacak personelin durumuna göre online veya yüz yüze olarak düzenlenebilecek; uygulama verimliliğinin artırılması amacıyla grupların en fazla 5 kişiden oluşması önerilecektir.

Kimler Katılabilir

·        Elektrik-elektronik, bilgisayar, yazılım ve mekatronik mühendisliği öğrencileri veya mezunları için uygundur.

·        FPGA ve donanım tabanlı programlama konularına giriş yapmak isteyen katılımcılara yöneliktir.

·        VHDL ile RTL tasarım mantığını öğrenmek isteyen mühendisler için hazırlanmıştır.

·        Gömülü sistemler, sayısal tasarım ve savunma sanayi alanlarında kendini geliştirmek isteyen katılımcılar için uygundur.

·        Yerli FPGA geliştirme kartları üzerinde uygulamalı çalışma deneyimi kazanmak isteyen teknik personelin katılımına uygundur.

Eğitim Sonunda Kazanımlar

·        FPGA mimarisinin ve paralel donanım çalışma mantığının anlaşılması hedeflenmektedir.

·        VHDL dilinin temel kavramlarının ve RTL tasarım yaklaşımının öğrenilmesi amaçlanmaktadır.

·        Kombinasyonel ve sıralı mantık devrelerinin VHDL ile tasarlanabilmesi beklenmektedir.

·        Vivado üzerinde proje oluşturma, simülasyon, sentez, implementation ve bitstream üretim adımlarının uygulanması sağlanacaktır.

·        VHDL kodlarının FPGA üzerinde fiziksel donanıma dönüşme sürecinin gözlemlenmesi sağlanacaktır.

·        Sayaç, frekans bölücü ve temel giriş-çıkış uygulamalarının gerçek donanım üzerinde test edilmesi sağlanacaktır.

·        Temiz, okunabilir ve sentezlenebilir VHDL kod yazma alışkanlığının kazandırılması amaçlanmaktadır.

Ön Gereksinimler

Eğitim, başlangıç seviyesinden itibaren takip edilebilecek şekilde planlanmıştır. Daha önce VHDL veya FPGA deneyimine sahip olunması zorunlu değildir. Ancak aşağıdaki konulara temel düzeyde aşinalık bulunması, eğitimden alınacak verimi artıracaktır:

·        Temel lojik kapılar ve doğruluk tabloları

·        Binary sayı sistemi ve temel sayısal tasarım bilgisi

·        Temel programlama mantığı

Eğitim Materyalleri ve Araçlar

·        Vivado geliştirme ortamı

·        TRUE-ONE FPGA geliştirme kartı

·        Örnek VHDL proje dosyaları

·        Uygulama föyleri ve örnek tasarım dokümanları

·        Kart üzerindeki giriş-çıkış birimleri için örnek constraint dosyaları

Eğitim Yapısı ve İçerik

Eğitim içeriği, VHDL ve FPGA tasarım sürecini temelden uygulamaya doğru ilerleyen modüller halinde yapılandırılmıştır. Uygulamalı çalışmaların eğitim süresinin önemli bir bölümünü oluşturması ve katılımcıların konuları doğrudan FPGA kartı üzerinde pekiştirmesi hedeflenmektedir.

1. FPGA ve VHDL’e Giriş

VHDL’in kapsamı ve kullanım alanları; FPGA mimarisine genel bakış; mikrodenetleyici, işlemci ve FPGA farkları; donanım tanımlama dili yaklaşımı; tasarım ve araç akışı ele alınacaktır.

2. Vivado ile Proje Akışı

Vivado arayüzü; proje oluşturma; kaynak dosyalarının eklenmesi; constraints dosyası kullanımı; sentez, implementation, bitstream üretimi ve FPGA programlama adımları uygulamalı olarak gösterilecektir.

3. VHDL Temel Yapıları

Entity ve architecture yapısı; port tanımlamaları; signal kullanımı; std_logic ve std_logic_vector veri tipleri; ve temel kaynak dosya düzeni aktarılacaktır.

4. Kombinasyonel Mantık Tasarımı

Lojik kapılar; if, case ve conditional assignment kullanımı; multiplexer ve decoder örnekleri; latch oluşumundan kaçınma ve sentezlenebilir kombinasyonel devre yaklaşımı örneklerle desteklenecektir.

5. Sıralı Mantık ve Clock Tabanlı Tasarım

Process yapısı; rising_edge kullanımı; register mantığı; senkron ve asenkron reset; clock enable; sayaç tasarımı ve frekans bölücü uygulamaları ele alınacaktır.

6. Test ve Simülasyon Mantığı

Basit testbench yapısı; giriş sinyallerinin modellenmesi; simülasyon çıktılarının yorumlanması ve tasarımın donanıma yüklenmeden önce doğrulanması anlatılacaktır.

7. TRUE-ONE Kartı Üzerinde Temel Uygulamalar

TRUE-ONE FPGA Geliştirme kartı üzerindeki temel çevre birimleriyle uygulamalar gerçekleştirilecektir.

Uygulama Yaklaşımı

Eğitim süresince anlatılan konular, doğrudan uygulamalı örneklerle desteklenecektir. Katılımcıların her modülde ilgili VHDL kodunu incelemesi, Vivado üzerinde proje akışını uygulaması ve uygun uygulamalarda tasarımı TRUE-ONE FPGA geliştirme kartına yükleyerek gerçek donanım üzerinde test etmesi sağlanacaktır.

Bu yaklaşım sayesinde katılımcıların, VHDL kodu ile fiziksel FPGA davranışı arasındaki ilişkiyi somut şekilde görmeleri ve eğitim sonunda kendi temel FPGA projelerini oluşturabilecek seviyeye ulaşmaları beklenmektedir.

Eğitim Organizasyonu

·        Toplam eğitim süresi 16 saatten fazla olacak şekilde planlanmaktadır.

·        Eğitim, katılımcı personelin seviyesine ve kurum ihtiyacına göre online veya yüz yüze olarak gerçekleştirilebilecektir.

·        Etkileşimli ve verimli bir uygulama ortamı sağlanabilmesi için grupların en fazla 5 kişi ile sınırlandırılması önerilmektedir.

·        Eğitim akışı, katılımcıların teknik altyapısına göre temel seviye veya hızlandırılmış uygulama odaklı olacak şekilde uyarlanabilecektir.