Eğitimin Genel Tanımı

VHDL ile Hızlandırılmış Uygulamalı FPGA Eğitimi, FPGA tabanlı dijital sistem tasarımına giriş yapmak isteyen katılımcılar için hazırlanmış, canlı eğitmen eşliğinde yürütülen uygulamalı bir eğitim programıdır.

Eğitim, 31 Ağustos – 3 Eylül 2026 tarihleri arasında toplam 16 saat olarak gerçekleştirilecektir. Eğitim programı her gün;

• 10.00 – 12.00: Sabah Oturumu

• 12.00 – 14.00: Öğle Arası

• 14.00 – 16.00: Öğleden Sonra Oturumu

şeklinde planlanmıştır.

Eğitim, katılımcıların durumuna göre online veya yüz yüze olarak gerçekleştirilebilecektir.

Program kapsamında VHDL dilinin temel yapısı, FPGA mimarisi, RTL tasarım yaklaşımı ve Vivado tasarım akışı adım adım ele alınacaktır.

Programın temel amacı, katılımcılara yalnızca VHDL sözdiziminin aktarılması değil; yazılan VHDL kodlarının FPGA üzerinde gerçek donanıma nasıl dönüştüğünün uygulamalı olarak gösterilmesidir. Bu kapsamda eğitim içeriği; teorik anlatımlar, örnek kod çalışmaları, Vivado uygulamaları ve TRUE-ONE FPGA geliştirme kartı üzerinde gerçekleştirilecek donanım testleri ile desteklenecektir.

Eğitim içeriği başlangıç / standart seviyeye uygun olarak hazırlanmıştır. Katılımcıların teknik altyapısına göre eğitim akışı hızlandırılabilecek veya uygulama ağırlıklı olarak düzenlenebilecektir. Etkileşimli ve verimli bir eğitim ortamının oluşturulması amacıyla grupların en fazla 5 kişiden oluşması önerilmektedir.

Kimler Katılabilir

• Elektrik-elektronik, bilgisayar, yazılım ve mekatronik mühendisliği öğrencileri veya mezunları

• FPGA ve donanım tabanlı programlama konularına giriş yapmak isteyen katılımcılar

• VHDL ile RTL tasarım mantığını öğrenmek isteyen mühendisler

• Gömülü sistemler, sayısal tasarım ve savunma sanayi alanlarında kendini geliştirmek isteyen katılımcılar

• Yerli FPGA geliştirme kartları üzerinde uygulamalı çalışma deneyimi kazanmak isteyen teknik personel

Eğitim Sonunda Kazanımlar

Eğitim sonunda katılımcıların;

• FPGA mimarisini ve paralel donanım çalışma mantığını anlaması,

• VHDL dilinin temel kavramlarını ve RTL tasarım yaklaşımını öğrenmesi,

• Kombinasyonel ve sıralı mantık devrelerini VHDL ile tasarlayabilmesi,

• Vivado üzerinde proje oluşturma, simülasyon, sentez, implementation ve bitstream üretim adımlarını uygulayabilmesi,

• VHDL kodlarının FPGA üzerinde fiziksel donanıma dönüşme sürecini gözlemleyebilmesi,

• Sayaç, frekans bölücü ve temel giriş-çıkış uygulamalarını gerçek donanım üzerinde test edebilmesi,

• Temiz, okunabilir ve sentezlenebilir VHDL kod yazma yaklaşımını kazanması

hedeflenmektedir.

Ön Gereksinimler

Eğitim, başlangıç seviyesinden itibaren takip edilebilecek şekilde hazırlanmıştır. Daha önce VHDL veya FPGA deneyimine sahip olunması zorunlu değildir.

Ancak aşağıdaki konulara temel düzeyde aşinalık bulunması, eğitimden alınacak verimi artıracaktır:

• Temel lojik kapılar ve doğruluk tabloları

• Binary sayı sistemi ve temel sayısal tasarım bilgisi

• Temel programlama mantığı

Eğitim Materyalleri ve Araçlar

Eğitim kapsamında aşağıdaki araç ve materyaller kullanılacaktır:

• Vivado geliştirme ortamı

• TRUE-ONE FPGA geliştirme kartı

• Örnek VHDL proje dosyaları

• Uygulama föyleri ve örnek tasarım dokümanları

• Kart üzerindeki giriş-çıkış birimleri için örnek constraint dosyaları

Eğitim Yapısı ve İçerik

Eğitim içeriği, VHDL ve FPGA tasarım sürecini temelden uygulamaya doğru ilerleyen modüller halinde yapılandırılmıştır. Uygulamalı çalışmaların eğitim süresinin önemli bir bölümünü oluşturması ve katılımcıların konuları doğrudan FPGA kartı üzerinde pekiştirmesi hedeflenmektedir.

1. FPGA ve VHDL’e Giriş

VHDL’in kapsamı ve kullanım alanları, FPGA mimarisine genel bakış, mikrodenetleyici, işlemci ve FPGA arasındaki temel farklar, donanım tanımlama dili yaklaşımı ve FPGA tasarım akışı ele alınacaktır.

2. Vivado ile Proje Akışı

Vivado arayüzü, proje oluşturma, kaynak dosyalarının eklenmesi, constraints dosyası kullanımı, sentez, implementation, bitstream üretimi ve FPGA programlama adımları uygulamalı olarak gösterilecektir.

3. VHDL Temel Yapıları

Entity ve architecture yapısı, port tanımlamaları, signal kullanımı, std_logic ve std_logic_vector veri tipleri ile temel VHDL kaynak dosya yapısı aktarılacaktır.

4. Kombinasyonel Mantık Tasarımı

Lojik kapılar, if, case ve conditional assignment kullanımı, multiplexer ve decoder örnekleri, latch oluşumundan kaçınma ve sentezlenebilir kombinasyonel devre tasarım yaklaşımı örneklerle ele alınacaktır.

5. Sıralı Mantık ve Clock Tabanlı Tasarım

Process yapısı, rising_edge kullanımı, register mantığı, senkron ve asenkron reset, clock enable, sayaç tasarımı ve frekans bölücü uygulamaları gerçekleştirilecektir.

6. Test ve Simülasyon Mantığı

Basit testbench yapısı, giriş sinyallerinin modellenmesi, simülasyon çıktılarının yorumlanması ve tasarımın FPGA üzerine yüklenmeden önce doğrulanması anlatılacaktır.

7. TRUE-ONE Kartı Üzerinde Temel Uygulamalar

Eğitim kapsamında öğrenilen VHDL ve FPGA tasarım kavramları, TRUE-ONE FPGA geliştirme kartı üzerinde gerçekleştirilecek temel giriş-çıkış ve dijital tasarım uygulamaları ile pekiştirilecektir.

Uygulama Yaklaşımı

Eğitim süresince anlatılan konular doğrudan uygulamalı örneklerle desteklenecektir.

Katılımcıların her modülde ilgili VHDL kodlarını incelemesi, Vivado üzerinde proje akışını uygulaması ve uygun uygulamalarda tasarımı TRUE-ONE FPGA geliştirme kartına yükleyerek gerçek donanım üzerinde test etmesi sağlanacaktır.

Bu yaklaşım sayesinde katılımcıların, VHDL kodu ile fiziksel FPGA davranışı arasındaki ilişkiyi somut olarak görmeleri ve eğitim sonunda kendi temel FPGA projelerini geliştirebilecek seviyeye ulaşmaları hedeflenmektedir.

Eğitim Organizasyonu

• Eğitim Tarihi: 31 Ağustos – 3 Eylül 2026

• Eğitim Süresi: 4 Gün / Toplam 16 Saat

• Sabah Oturumu: 10.00 – 12.00

• Öğle Arası: 12.00 – 14.00

• Öğleden Sonra Oturumu: 14.00 – 16.00

• Eğitim Formatı: Online / Yüz Yüze

• Önerilen Grup Büyüklüğü: En fazla 5 kişi

Eğitim akışı, katılımcıların teknik altyapısına göre temel seviyeden başlayacak veya hızlandırılmış ve uygulama odaklı şekilde uyarlanabilecektir. Küçük gruplar sayesinde katılımcılar ile eğitmen arasında daha yüksek etkileşim sağlanması ve uygulamalı çalışmaların verimli şekilde yürütülmesi amaçlanmaktadır.