1. Ürüne Genel Bakış
TRUE-ONE FPGA Geliştirme Kartı, yüksek performanslı dijital tasarımlar ve gömülü sistem uygulamaları geliştirmek amacıyla tasarlanmış, yerli üretim bir FPGA geliştirme platformudur. AMD Xilinx Artix-7 mimarisi temel alınarak geliştirilen kart, eğitim, Ar-Ge, hızlı prototipleme ve donanım doğrulama çalışmalarında ihtiyaç duyulan temel altyapıyı tek platform üzerinde sunmaktadır.
Kullanıcı dostu bir yapıya sahip olan TRUE-ONE, üzerinde bulunan çevresel donanımlar ve kullanıcı giriş/çıkış birimleri sayesinde çok sayıda FPGA tabanlı uygulamanın ek donanıma ihtiyaç duyulmadan geliştirilmesine ve test edilmesine olanak sağlar. Kart üzerinde yer alan programlama arabirimleri, bellek yapısı ve genişleme başlıkları hem başlangıç seviyesindeki uygulamalar hem de daha ileri düzey geliştirme çalışmaları için uygun bir kullanım sunmaktadır.
Kart üzerinde XC7A50T-1FTG256C FPGA yongası bulunmaktadır. Ayrıca sistem yapısında 1.0 V, 1.8 V ve 3.3 V gerilim seviyeleri kullanılmaktadır. 13 cm × 7 cm boyutlarındaki kompakt kart yapısı; masaüstü çalışma, laboratuvar kullanımı, eğitim uygulamaları ve ürün tanıtım süreçleri için uygun bir mekanik altyapı sağlamaktadır.

|
1 |
2x20 JA Pin Header |
14 |
2x6 JC Pin Header |
|
2 |
JTAG Programlama |
15 |
Push Buton |
|
3 |
Programlama Modu |
16 |
2x6 JD Pin Header |
|
4 |
RX/TX Led |
17 |
RGB Led |
|
5 |
Reset Buton |
18 |
Buzzer |
|
6 |
Done Led |
19 |
Kullanıcı Switch |
|
7 |
UART/JTAG USB Port |
20 |
Kullanıcı Led |
|
8 |
Güç Modu |
21 |
2x6 JB Pin Header |
|
9 |
Harici Besleme |
22 |
7-Segment |
|
10 |
Güç Switch |
23 |
2x6 JXADC Pin Header |
|
11 |
Güç Led |
24 |
FPGA XC7A50T-1FTG256C |
|
12 |
2x20 JXADC Pin Header |
25 |
FTDI FT2232HL-REEL |
|
13 |
QSPI FLASH |
|
|

|
1 |
JTAG Programlama |
11 |
Push Buton |
|
2 |
Programlama Modu |
12 |
2x40 DAC Pin Header |
|
3 |
RX/TX Led |
13 |
Kullanıcı Led |
|
4 |
Reset Buton |
14 |
Buzzer |
|
5 |
Done Led |
15 |
RGB Led |
|
6 |
UART/JTAG USB Port |
16 |
Kullanıcı Switch |
|
7 |
Güç Modu |
17 |
7-Segment |
|
8 |
Harici Besleme |
18 |
2x40 DAC Pin Header |
|
9 |
Güç Switch |
19 |
FPGA XC7A50T-1FTG256C |
|
10 |
Güç Led |
|
|
2. FPGA YONGASI
TRUE-ONE FPGA geliştirme kartı üzerinde AMD Xilinx Artix-7 ailesine ait XC7A50T-1FTG256C FPGA yongası bulunmaktadır. Bu FPGA yongası, düşük güç tüketimi ile yüksek performansı bir arada sunan yapısı sayesinde eğitim, Ar-Ge, prototipleme ve sayısal tasarım uygulamaları için uygun bir altyapı sağlar.
XC7A50T modeli; mantık kaynakları, blok RAM kapasitesi, DSP birimleri ve dahili analog-dijital dönüştürücü yapısı ile çok sayıda FPGA tabanlı uygulamanın gerçekleştirilmesine imkân tanımaktadır. Kart üzerinde tercih edilen FTG256 paket yapısı ise kompakt kart tasarımlarında yeterli giriş/çıkış kapasitesi sunarken kart yerleşimi açısından da avantaj sağlamaktadır.
TRUE-ONE kartı üzerinde kullanılan Artix-7 FPGA yongası, kullanıcı giriş/çıkış birimlerinin kontrolü, zamanlama tabanlı tasarımlar, haberleşme uygulamaları, sayısal işaret işleme çalışmaları ve harici modüller ile gerçekleştirilen geliştirmeler için uygun bir donanım altyapısı sunmaktadır.

Şekil 2- 1: Kullanılan FPGA Ailesinin Özellikleri

Şekil 2- 2: Kart Üzerinde Bulunan Yonga
3. Güç Mimarisi ve Besleme Yapısı
TRUE-ONE FPGA geliştirme kartı, çalışma için gerekli besleme gerilimlerini kart üzerinde bulunan güç düzenleme yapısı üzerinden üretmektedir. Kartın besleme mimarisi, FPGA yongasının ve çevre birimlerinin ihtiyaç duyduğu temel gerilim seviyelerini kararlı ve güvenli biçimde sağlamak üzere tasarlanmıştır.
Kart üzerinde 1.0 V, 1.8 V ve 3.3 V olmak üzere üç temel besleme hattı bulunmaktadır. Bu gerilimler sırasıyla FPGA çekirdek yapısı, yardımcı besleme hatları ve giriş/çıkış çevre birimlerinin çalıştırılması için kullanılmaktadır.
Kartın güç açılış yapısı sıralı etkinleştirme mantığına göre tasarlanmıştır. Güç anahtarından gelen etkinleştirme sinyali ile ilk olarak 1.0 V regülatörü devreye girmektedir. Ardından bu regülatörün Power Good (PG) çıkışı kullanılarak 1.8 V regülatörü etkinleştirilmektedir. Son aşamada ise 3.3 V besleme hattı üretilmektedir. Bu yapı sayesinde güç rayları kontrollü bir sırada oluşmakta ve sistemin kararlı biçimde başlatılması sağlanmaktadır.
Kart üzerinde kullanılan güç dönüştürücüleri TPS56628DDAR serisindedir. Her bir regülatör ilgili gerilim hattını üretmek üzere yapılandırılmıştır.

Şekil 3- 1: TRUE-One Güç Mimarisi Blok Diyagramı
4. Konfigürasyon Modları
TRUE-ONE FPGA geliştirme kartı üzerinde bulunan Artix-7 FPGA yongasının güç verildikten sonra çalışabilmesi için bir konfigürasyon dosyası ile programlanması gerekmektedir. Bu konfigürasyon verisi, FPGA yongasının içerisinde gerçekleştirilecek mantık işlevlerini ve devre bağlantılarını tanımlayan bitstream dosyasıdır. Vivado tasarım ortamında oluşturulan bu dosya, karta farklı yöntemlerle yüklenebilir.
JTAG konfigürasyonunda, bitstream dosyası bilgisayar üzerinden USB-JTAG arayüzü kullanılarak doğrudan FPGA yongasına yüklenir. Bu yöntem geliştirme ve hata ayıklama süreçlerinde hızlı ve pratik bir kullanım sağlar. Ancak bu şekilde yüklenen konfigürasyon geçicidir; kartın enerjisi kesildiğinde FPGA içerisindeki yapı silinir.
QSPI Flash konfigürasyonunda ise bitstream dosyası kart üzerinde bulunan flash belleğe yazılır. Güç verildiğinde FPGA, uygun konfigürasyon ayarları altında bu bellekte saklanan veriyi okuyarak otomatik olarak başlatır. Bu yöntem kalıcı uygulamalar, demo çalışmaları ve her açılışta otomatik başlatma gerektiren senaryolar için uygundur. TRUE-ONE kartına ait konfigürasyon seçenekleri ve ilgili donanım yapısı aşağıdaki şekilde gösterilmektedir.

Şekil 4- 1: TRUE-ONE Konfigürasyon Modları Bağlantı Yapısı
5. Saat Kaynağı
TRUE-ONE FPGA geliştirme kartı üzerinde sistem saat kaynağı olarak 100 MHz frekansında bir osilatör bulunmaktadır. Kartta kullanılan osilatör modeli ASEM1-100.000MHZ-LC-T’dir. Bu osilatör tasarımlarda FPGA clock girişi olarak kullanılmak üzere karta entegre edilmiştir.
Geliştirilen uygulamaya bağlı olarak, FPGA yongasının içerisinde bulunan saat yönetim kaynakları kullanılarak bu 100 MHz giriş saatinden farklı frekanslar elde edilebilir. Böylece tasarımın ihtiyaç duyduğu farklı çalışma frekansları oluşturulabilir.

Şekil 5- 1: TRUE-ONE Sistem Saati Blok Diyagramı

Şekil 5- 2: Kart Üzerinde Bulunan Osilatör
Tablo 5- 1: CLK Pin Ataması
|
CLK Pin Adı |
FPGA Pin Adı |
FPGA Pin |
|
CLK100MHZ |
IO_L12P_T1_MRCC_14 |
N14 |
6. QSPI Flash Bellek
TRUE-ONE FPGA geliştirme kartı üzerinde, sistem konfigürasyonu ve kalıcı veri saklama amacıyla 128 Mbit kapasiteli QSPI Flash bellek bulunmaktadır. Kartta kullanılan flash bellek modeli Micron MT25QL128ABA1ESE-0SIT olup 3.3 V CMOS lojik seviyesinde çalışmaktadır.
QSPI Flash bellek, kalıcı (non-volatile) yapısı sayesinde FPGA konfigürasyon verilerinin saklanmasında kullanılabilmektedir. Uygun mod ayarları ile güç verildiğinde bu bellek üzerinde saklanan bitstream dosyasını otomatik olarak okuyarak başlatılabilir. Bu yapı sayesinde tasarım yalnızca JTAG üzerinden geçici olarak yüklenmekle kalmaz, aynı zamanda flash belleğe yazılarak karta her enerji verildiğinde FPGA yongası programlanabilir.
QSPI Flash bellek, FPGA yongasının konfigürasyon amacıyla ayrılmış özel pinlerine bağlanmıştır. Belleğe ait donanım bağlantısı ve ilgili hatlar şematik üzerinde gösterilmektedir.

Şekil 6- 1: TRUE-ONE QSPI Flash Bağlantı Yapısı

Şekil 6- 2: TRUE-ONE QSPI FLASH Şematik Bağlantısı
Tablo 6- 1: QSPI Flash Pin Ataması
|
QSPI Pin Adı |
FPGA Pin Adı |
FPGA Pin |
|
FLASH_CS |
IO_L6P_T0_FCS_B_14 |
L12 |
|
FLASH_CLK |
CCLK_0 |
E8 |
|
FLASH_DQ0 |
IO_L1P_T0_D00_MOSI_14 |
J13 |
|
FLASH_DQ1 |
IO_L1N_T0_D01_DIN_14 |
J14 |
|
FLASH_DQ2 |
IO_L2P_T0_D02_14 |
K15 |
|
FLASH_DQ3 |
IO_L2N_T0_D03_14 |
K16 |

Şekil 6- 3: Kart Üzerinde Bulunan QSPI FLASH
7. USB-JTAG / USB-UART Arayüzü
TRUE-ONE FPGA geliştirme kartı üzerinde, programlama ve haberleşme işlemlerini gerçekleştirmek amacıyla FT2232HL-REEL USB köprü entegresi kullanılmaktadır. Bu yapı sayesinde kullanıcılar, harici bir programlayıcıya ihtiyaç duymadan yalnızca USB bağlantısı üzerinden kart ile iletişim kurabilir.
FT2232HL-REEL entegresi, kart üzerinde iki temel işlevi yerine getirmektedir. Bunlardan ilki, FPGA yongasının JTAG programlama ve hata ayıklama sinyallerinin taşınmasıdır. Bu sayede Vivado gibi geliştirme ortamları üzerinden FPGA yongasına doğrudan bitstream yüklenebilir ve donanım geliştirme süreçleri kolaylaştırılır. JTAG arayüzünde kullanılan temel sinyaller TCK, TMS, TDI ve TDO hatlarıdır.
Entegrenin ikinci işlevi ise USB-UART haberleşme yapısını sağlamaktır. Bu sayede bilgisayar ile FPGA yongasının arasında seri haberleşme gerçekleştirilebilir. UART arayüzü üzerinden gönderilen ve alınan veriler, tasarım içinde uygun TX/RX bağlantıları ile kullanıcı uygulamalarında kullanılabilir. Bu yapı; veri gönderme, hata mesajlarının izlenmesi ve haberleşme uygulamalarının geliştirilmesi açısından önemli kolaylık sağlar.
Kart üzerinde bulunan USB-JTAG ve USB-UART işlevleri aynı entegre üzerinden sağlanmakla birlikte birbirinden bağımsız olarak çalışmaktadır. Böylece kullanıcı, tek bir USB bağlantısı üzerinden hem FPGA programlama işlemlerini gerçekleştirebilir hem de UART haberleşmesini kullanabilir.
TRUE-ONE kartında FT2232HL-REEL entegresine ait donanım bağlantısı ve ilgili sinyal yapısı şematik üzerinde gösterilmektedir.

Şekil 7- 1: TRUE-ONE FT2232HL Bağlantı Yapısı

Şekil 7- 2: Kart Üzerinde Bulunan FTDI
Tablo 7- 1: JTAG/USB-UART Pin Ataması
|
FTDI Pin Adı |
FPGA Pin Adı |
FPGA Pin |
|
TCK |
TCK_0 |
L7 |
|
TMS |
TMS_0 |
M7 |
|
TDI |
TDI_0 |
N7 |
|
TDO |
TDO_0 |
N8 |
|
UART_TXD_IN |
IO_L6P_T0_15 |
D8 |
|
UART_RXD_OUT |
IO_L6N_T0_VREF_15 |
D9 |
8. Kullanıcı Giriş/Çıkış Birimleri
TRUE-ARTDAC7 FPGA geliştirme kartı, temel dijital tasarım uygulamalarının ek donanıma ihtiyaç duyulmadan gerçekleştirilebilmesi için çeşitli kullanıcı giriş/çıkış birimleri ile donatılmıştır. Kart üzerinde 16 adet switch, 16 adet kullanıcı LED’i, 5 adet push buton, 1 adet RGB LED, 1 adet buzzer ve 4 haneli 7-segment gösterge bulunmaktadır.
Bu çevre birimleri, FPGA tabanlı tasarımlarda giriş okuma, çıkış sürme, durum gösterimi, kullanıcı etkileşimi, sesli uyarı ve sayısal veri görüntüleme gibi temel işlevlerin doğrudan kart üzerinde gerçekleştirilmesine imkân sağlar. Böylece kullanıcılar; mantık devreleri, sayaç uygulamaları, kronometre, durum makineleri, PWM tabanlı kontrol yapıları ve çeşitli doğrulama senaryolarını hızlı bir şekilde geliştirebilir ve test edebilir.
Kart üzerindeki kullanıcı giriş/çıkış birimlerinin FPGA yongası ile olan bağlantıları aşağıdaki görsellerde gösterilmiştir.

Şekil 8- 1: TRUE-ONE Kartı Üzerinde Bulunan Temel Kullanıcı Giriş/Çıkış Bağlantı Yapısı
Tablo 8- 1: Kullanıcı Giriş-Çıkış Birimleri Pin Atama Tablosu
|
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
SW1 |
IO_L7P_T1_34 |
R2 |
|
SW2 |
IO_L9N_T1_DQS_34 |
T3 |
|
SW3 |
IO_L23P_T3_A03_D19_14 |
R5 |
|
SW4 |
IO_L23N_T3_A02_D18_14 |
T5 |
|
SW5 |
IO_L19N_T3_A09_D25_VREF_14 |
N6 |
|
SW6 |
IO_L24P_T3_A01_D17_14 |
R6 |
|
SW7 |
IO_L21P_T3_DQS_14 |
T7 |
|
SW8 |
IO_L21N_T3_DQS_A06_D22_14 |
T8 |
|
SW9 |
IO_L20P_T3_A08_D24_14 |
P8 |
|
SW10 |
IO_L18N_T2_A11_D27_14 |
P9 |
|
SW11 |
IO_L22N_T3_A04_D20_14 |
T10 |
|
SW12 |
IO_L17N_T2_A13_D29_14 |
R11 |
|
SW13 |
IO_L15N_T2_DQS_DOUT_CSO_B_14 |
T12 |
|
SW14 |
IO_L15P_T2_DQS_RDWR_B_14 |
R12 |
|
SW15 |
IO_L16P_T2_CSI_B_14 |
R13 |
|
SW16 |
IO_L10N_T1_D15_14 |
T15 |
|
LD1 |
IO_L8N_T1_34 |
T2 |
|
LD2 |
IO_L8P_T1_34 |
R3 |
|
LD3 |
IO_L9P_T1_DQS_34 |
T4 |
|
LD4 |
IO_L10P_T1_34 |
P5 |
|
LD5 |
IO_L19P_T3_A10_D26_14 |
M6 |
|
LD6 |
IO_25_14 |
P6 |
|
LD7 |
IO_L24N_T3_A00_D16_14 |
R7 |
|
LD8 |
IO_L20N_T3_A07_D23_14 |
R8 |
|
LD9 |
IO_L22P_T3_A05_D21_14 |
T9 |
|
LD10 |
IO_L18P_T2_A12_D28_14 |
N9 |
|
LD11 |
IO_L17P_T2_A14_D30_14 |
R10 |
|
LD12 |
IO_L14P_T2_SRCC_14 |
P10 |
|
LD13 |
IO_L14N_T2_SRCC_14 |
P11 |
|
LD14 |
IO_L16N_T2_A15_D31_14 |
T13 |
|
LD15 |
IO_L10P_T1_D14_14 |
T14 |
|
LD16 |
IO_L9P_T1_DQS_14 |
R15 |
|
BTNL |
IO_L11P_T1_SRCC_14 |
N13 |
|
BTNR |
IO_L3N_T0_DQS_EMCCLK_14 |
M15 |
|
BTNU |
IO_L4N_T0_D05_14 |
M14 |
|
BTND |
IO_L7P_T1_D09_14 |
M16 |
|
BTNC |
IO_L11N_T1_SRCC_14 |
P13 |
|
LDR |
IO_L7N_T1_D10_14 |
N16 |
|
LDG |
IO_L8P_T1_D11_14 |
P15 |
|
LDB |
IO_L8N_T1_D12_14 |
P16 |
|
Buzzer |
IO_L9N_T1_DQS_D13_14 |
R16 |
|
AN0 |
IO_L6N_T0_VREF_34 |
N4 |
|
AN1 |
IO_L5P_T0_34 |
P4 |
|
AN2 |
IO_L1P_T0_34 |
L4 |
|
AN3 |
IO_0_34 |
L5 |
|
7SEG_A |
IO_L4N_T0_34 |
P1 |
|
7SEG_B |
IO_L3P_T0_DQS_34 |
N3 |
|
7SEG_C |
IO_L1N_T0_34 |
M4 |
|
7SEG_D |
IO_L3N_T0_DQS_34 |
N2 |
|
7SEG_E |
IO_L4P_T0_34 |
N1 |
|
7SEG_F |
IO_L7N_T1_34 |
R1 |
|
7SEG_G |
IO_L6P_T0_34 |
M5 |
|
DP (Nokta) |
IO_L5N_T0_34 |
P3 |
9. Pin Header Yapısı ve Genişleme Altyapısı
TRUE-ONE FPGA geliştirme kartı üzerinde, harici modüllerin ve kullanıcıya ait çevre birimlerinin bağlanabilmesi amacıyla farklı pin header yapıları ayrılmıştır. Bu başlıklar sayesinde kullanıcı, kart üzerindeki FPGA yongasına ait giriş/çıkış hatlarına doğrudan erişim sağlayabilmekte ve farklı uygulamaları ek donanıma ihtiyaç duymadan ya da harici modüller ile geliştirebilmektedir.
Kart üzerinde toplam 4 adet 2x6 yapısında ve 2 adet 2x10 yapısında pin header bulunmaktadır. Bu başlıklar üzerinden toplam 64 adet sinyal FPGA yongasına bağlanmıştır. Bu sinyallerin bir bölümü genel amaçlı giriş/çıkış (GPIO) olarak kullanılırken, bir bölümü ise analog-dijital dönüştürücü yapısı için ayrılmıştır.
Pin header yapıları içerisinde yer alan toplam 32 adet sinyal, JXADC başlıkları üzerinden FPGA yongasının analog giriş pinlerine doğrudan bağlanmıştır. Bu yapı sayesinde kullanıcılar, FPGA yongasının dahili XADC altyapısını kullanarak analog sinyallerin izlenmesi, ölçülmesi ve işlenmesine yönelik uygulamalar geliştirebilmektedir. Geriye kalan 32 adet sinyal ise genel amaçlı FPGA giriş/çıkış pinlerine bağlanmış olup farklı sayısal tasarım ve haberleşme uygulamalarında kullanılabilmektedir.
Pin header başlıkları üzerinde sinyal hatlarına ek olarak 3.3 V, 5 V ve GND bağlantıları da kullanıcıya sunulmuştur. Bu yapı, harici modüllerin beslenmesini kolaylaştırmakta ve sinyal bağlantılarının daha düzenli şekilde yapılmasına imkân tanımaktadır. Böylece TRUE-ONE kartı, yalnızca kart üzerindeki çevre birimleri ile değil, aynı zamanda sunduğu genişleme altyapısı ile de eğitim, Ar-Ge, prototipleme ve deneysel geliştirme çalışmaları için esnek bir platform oluşturmaktadır. J1 ve J2 başlıklarına ait şematik bağlantılar ile fiziksel pin yerleşimi aşağıdaki şekillerde gösterilmektedir.

Şekil 9- 1: TRUE-ONE Pin Header Pin Atamaları
Tablo 9- 1: JXADC Pin Atama Tablosu
|
JXADC PIN |
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
PIN1 |
+3V3 |
- |
- |
|
PIN2 |
GND |
- |
- |
|
PIN3 |
XADC1_P |
IO_L10P_T1_AD15P_35 |
E2 |
|
PIN4 |
XADC2_P |
IO_L7P_T1_AD6P_35 |
C3 |
|
PIN5 |
XADC3_P |
IO_L9P_T1_DQS_AD7P_35 |
C1 |
|
PIN6 |
XADC4_P |
IO_L8P_T1_AD14P_35 |
B2 |
|
PIN7 |
XADC4_N |
IO_L8N_T1_AD14N_35 |
A2 |
|
PIN8 |
XADC3_N |
IO_L9N_T1_DQS_AD7N_35 |
B1 |
|
PIN9 |
XADC2_N |
IO_L7N_T1_AD6N_35 |
C2 |
|
PIN10 |
XADC1_N |
IO_L10N_T1_AD15N_35 |
D1 |
|
PIN11 |
GND |
- |
- |
|
PIN12 |
+5V |
- |
- |

Şekil 9- 2: TRUE ONE JXADC Pin Header Bağlantı Yapısı
Tablo 9- 1: JB Pin Atama Tablosu
|
JXADC PIN |
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
PIN1 |
+3V3 |
- |
- |
|
PIN2 |
GND |
- |
- |
|
PIN3 |
JB1_P |
IO_L13P_T2_MRCC_35 |
F5 |
|
PIN4 |
JB1_N |
IO_L13N_T2_MRCC_35 |
E5 |
|
PIN5 |
JB2_P |
IO_L17P_T2_35 |
G2 |
|
PIN6 |
JB2_N |
IO_L17N_T2_35 |
G1 |
|
PIN7 |
JB4_N |
IO_L4N_T0_35 |
A3 |
|
PIN8 |
JB4_P |
IO_L4P_T0_35 |
B4 |
|
PIN9 |
JB3_N |
IO_L14N_T2_SRCC_35 |
F3 |
|
PIN10 |
JB3_P |
IO_L14P_T2_SRCC_35 |
F4 |
|
PIN11 |
GND |
- |
- |
|
PIN12 |
+5V |
- |
- |

Şekil 9- 3:TRUE ONE JB Pin Header Bağlantı Yapısı
Tablo 9- 1: JC Pin Atama Tablosu
|
JXADC PIN |
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
PIN1 |
+3V3 |
- |
- |
|
PIN2 |
JC1 |
IO_L18N_T2_A23_15 |
E15 |
|
PIN3 |
JC2 |
IO_L15N_T2_DQS_ADV_B_15 |
D15 |
|
PIN4 |
GND |
- |
- |
|
PIN5 |
JC3 |
IO_L13N_T2_MRCC_15 |
E13 |
|
PIN6 |
JC4 |
IO_L16P_T2_A28_15 |
E12 |
|
PIN7 |
JC5 |
IO_L18P_T2_A24_15 |
F15 |
|
PIN8 |
JC6 |
IO_L16N_T2_A27_15 |
F13 |
|
PIN9 |
GND |
- |
- |
|
PIN10 |
JC7 |
IO_L17N_T2_A25_15 |
D16 |
|
PIN11 |
JC8 |
IO_L17P_T2_A26_15 |
E16 |
|
PIN12 |
+5V |
- |
- |

Şekil 9- 4: TRUE ONE JC Pin Header Bağlantı Yapısı
Tablo 9- 1: JD Pin Atama Tablosu
|
JXADC PIN |
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
PIN1 |
+3V3 |
- |
- |
|
PIN2 |
GND |
- |
- |
|
PIN3 |
JD1 |
IO_L23P_T3_FOE_B_15 |
J15 |
|
PIN4 |
JD2 |
IO_L22P_T3_A17_15 |
H16 |
|
PIN5 |
JD3 |
IO_L24N_T3_RS0_15 |
G15 |
|
PIN6 |
JD4 |
IO_L21N_T3_DQS_A18_15 |
F14 |
|
PIN7 |
JD5 |
O_L18P_T2_A24_15 |
F15 |
|
PIN8 |
JD6 |
IO_L22N_T3_A16_15 |
G16 |
|
PIN9 |
JD7 |
IO_L24P_T3_RS1_15 |
H14 |
|
PIN10 |
JD8 |
IO_L23N_T3_FWE_B_15 |
J16 |
|
PIN11 |
GND |
- |
- |
|
PIN12 |
+5V |
- |
- |

Şekil 9- 5: TRUE ONE JD Pin Header Bağlantı Yapısı
Tablo 9- 1: JXADC Pin Atama Tablosu
|
JXADC PIN |
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
PIN1 |
+3V3 |
- |
- |
|
PIN2 |
GND |
- |
- |
|
PIN3 |
XADC9_P |
IO_L10P_T1_AD11P_15 |
C16 |
|
PIN4 |
XADC10_P |
IO_L9P_T1_DQS_AD3P_15 |
B15 |
|
PIN5 |
XADC11_P |
IO_L8P_T1_AD10P_15 |
C14 |
|
PIN6 |
XADC12_P |
IO_L7P_T1_AD2P_15 |
A13 |
|
PIN7 |
XADC13_P |
IO_L5P_T0_AD9P_15 |
B12 |
|
PIN8 |
XADC14_P |
IO_L3P_T0_DQS_AD1P_15 |
B9 |
|
PIN9 |
XADC15_P |
IO_L2P_T0_AD8P_15 |
A8 |
|
PIN10 |
XADC16_P |
IO_L1P_T0_AD0P_15 |
C8 |
|
PIN11 |
XADC16_N |
IO_L1N_T0_AD0N_15 |
C9 |
|
PIN12 |
XADC15_N |
IO_L2N_T0_AD8N_15 |
A9 |
|
PIN13 |
XADC14_N |
IO_L3N_T0_DQS_AD1N_15 |
A10 |
|
PIN14 |
XADC13_N |
IO_L5N_T0_AD9N_15 |
A12 |
|
PIN15 |
XADC12_N |
IO_L7N_T1_AD2N_15 |
A14 |
|
PIN16 |
XADC11_N |
IO_L8N_T1_AD10N_15 |
B14 |
|
PIN17 |
XADC10_N |
IO_L9N_T1_DQS_AD3N_15 |
A15 |
|
PIN18 |
XADC19_N |
IO_L10N_T1_AD11N_15 |
B16 |
|
PIN19 |
GND |
- |
- |
|
PIN20 |
+ 5V |
- |
- |

Şekil 9- 6: TRUE ONE JXADC Pin Header Bağlantı Yapısı
Tablo 9- 1: JA Pin Atama Tablosu
|
JXADC PIN |
Sinyal İsmi |
FPGA Pin İsmi |
Pin Ataması |
|
PIN1 |
+3V3 |
- |
- |
|
PIN2 |
GND |
- |
- |
|
PIN3 |
XADC5_P |
IO_L1P_T0_AD4P_35 |
B7 |
|
PIN4 |
XADC6_P |
IO_L5P_T0_AD13P_35 |
C7 |
|
PIN5 |
XADC7_P |
IO_L2P_T0_AD12P_35 |
B6 |
|
PIN6 |
XADC8_P |
IO_L3P_T0_DQS_AD5P_35 |
A5 |
|
PIN7 |
JA4_P |
IO_L4P_T0_35 |
B4 |
|
PIN8 |
JA3_P |
IO_L14P_T2_SRCC_35 |
F4 |
|
PIN9 |
JA2_P |
IO_L17P_T2_35 |
G2 |
|
PIN10 |
JA1_P |
IO_L20P_T3_35 |
H2 |
|
PIN11 |
JA1_N |
IO_L20N_T3_35 |
H1 |
|
PIN12 |
JA2_N |
IO_L17N_T2_35 |
G1 |
|
PIN13 |
JA3_N |
IO_L14N_T2_SRCC_35 |
F3 |
|
PIN14 |
JA4_N |
IO_L4N_T0_35 |
A3 |
|
PIN15 |
XADC8_N |
IO_L3N_T0_DQS_AD5N_35 |
A4 |
|
PIN16 |
XADC7_N |
IO_L2N_T0_AD12N_35 |
B5 |
|
PIN17 |
XADC6_N |
IO_L5N_T0_AD13N_35 |
C6 |
|
PIN18 |
XADC5_N |
IO_L1N_T0_AD4N_35 |
A7 |
|
PIN19 |
GND |
- |
- |
|
PIN20 |
+ 5V |
- |
- |

Şekil 9- 7: TRUE ONE JA Pin Header Bağlantı Yapısı
10. Yapı Şeması

Şekil 10- 1: TRUE-ONE Kartı Boyutsal Üst Görünüşü




